SEMICONDUCTOR DEVICE

본 발명 개념의 일부 실시예들에 따른 반도체 장치는 셀 영역 및 주변 영역을 포함하는 기판, 상기 셀 영역은 셀 활성 패턴을 포함하고; 상기 셀 활성 패턴 상의 셀 게이트 구조체; 상기 셀 활성 패턴에 전기적으로 연결되는 비트라인 구조체; 상기 주변 영역 상의 주변 게이트 구조체; 상기 주변 게이트 구조체 상의 주변 식각 정지막; 및 상기 주변 식각 정지막 상의 커버 절연막을 포함하고, 상기 비트라인 구조체는 비트라인 도전막, 상기 비트라인 도전막 상의 비트라인 절연막, 상기 비트라인 절연막 상의 셀 식각 정지막 및 상기 셀 식각 정지막 상의 비트라인 캐핑막을 포함하고, 상기 주변 게이트 구조체는 주변 게이트 도전막 및 상기 주변 게이트 도전막 상의 주변 게이트 캐핑막을 포함할 수 있다. A semiconductor device including: a substrate that includes a cell region and a peripheral region, wherein the cell region includes a cell active pattern; a cell gate structure on the cell active pattern; a bit-line structure electrically connected to the cell active pattern; a peripheral gate structure on the peripheral region; a peripheral etch stop layer on the peripheral gate structure; and a cover dielectric layer on the peripheral etch stop layer, wherein the bit-line structure includes: a bit-line conductive layer; a bit-line dielectric layer on the bit-line conductive layer; a cell etch stop layer on the bit-line dielectric layer; and a bit-line capping layer on the cell etch stop layer, wherein the peripheral gate structure includes: a peripheral gate conductive layer; and a peripheral gate capping layer on the peripheral gate conductive layer.