SEMICONDUCTOR PACKAGE

본 발명의 기술적 사상은, 활성층을 포함하는 반도체 칩; 상기 활성층 상에 위치하고, 상기 활성층과 접하는 제1 면 및 상기 제1 면에 반대되는 제2 면을 포함하는 범프 패드; 상기 범프 패드를 덮으며, 상기 범프 패드의 상기 제2 면 일부를 노출하는 제1 오프닝, 및 상기 범프 패드의 상기 제2 면의 다른 일부를 노출하는 제2 오프닝을 포함하는 패시베이션층; 상기 범프 패드의 상기 제2 면에서 상기 제1 오프닝을 통해 노출되는 부분을 덮는 제1 범프; 및 상기 범프 패드의 상기 제2 면에서 상기 제2 오프닝을 통해 노출되는 부분의 적어도 일부를 덮는 테스트 범프;를 포함하고, 상기 테스트 범프의 수직 방향 길이는 상기 제1 범프의 수직 방향 길이보다 작은 것을 특징으로 하는 반도체 패키지를 제공한다. A semiconductor package includes: a semiconductor chip including an active layer; a bump pad positioned on the active layer; a passivation layer covering the bump pad and including a first opening and a second opening, wherein the first opening exposes a first portion of the second surface of the bump pad, and the second opening exposes a second portion of the second surface of the bump pad; a first bump disposed on the first portion of the second surface of the bump pad, which is exposed through the first opening; and a test bump disposed on the second portion of the second surface of the bump pad, which is exposed through the second opening, wherein the first bump includes at least one metal layer, and a length of the test bump in a vertical direction is less than a length of the first bump in the vertical direction.