semiconductor cell architecture including backside power rail

반도체 셀 아키텍처를 제공하되, 상기 반도체 셀 아키텍처는 다수의 셀들, 다수의 후면 파워 레일들, 및 다수의 금속 라인들을 포함하고, 상기 후면 파워 레일들은 셀 길이 방향으로 연장되고, 적어도 하나의 후면 파워 레일은, 평면적 관점에서 적어도 하나의 셀의 하부 경계 및 상부 경계와 수직으로 중첩되지 않고, 상기 적어도 하나의 셀의 내부 영역에 중첩된다. Provided is a semiconductor cell architecture which includes a plurality of cells, a plurality of backside power rails, and a plurality of metal lines, wherein the backside power rails are extended in a cell-length direction, and at least one backside power rail vertically overlaps an inside area of at least one cell without vertically overlapping a lower boundary or an upper boundary of the at least one cell in a plan view.