INTEGRATED CIRCUIT DEVICES AND MANUFACTURING METHODS FOR THE SAME

본 발명의 기술적 사상은 복수의 활성 영역을 가지는 기판; 상기 기판 상에서 수평 방향으로 연장된 비트 라인; 상기 비트 라인의 수직 방향에 배치되는 절연 캡핑 패턴; 상기 기판 상에 형성된 다이렉트 콘택홀에 배치되어, 상기 복수의 활성 영역 중에서 선택되는 제1 활성 영역과 상기 비트 라인 사이에 연결된 다이렉트 콘택; 및 상기 다이렉트 콘택의 측벽 및 상기 비트 라인의 측벽에 접하는 스페이서 구조물을 포함하되, 상기 스페이서 구조물은, 상기 다이렉트 콘택의 측벽 및 상기 비트 라인의 측벽 위에서 수직 방향으로 연장되는 제1 스페이서층; 및 상기 제1 스페이서층의 적어도 일부를 덮으며 수직 방향으로 연장되는 제2 스페이서층을 포함하는 것을 특징으로 하는 집적회로 소자를 제공한다. An integrated circuit device includes a substrate having a plurality of active regions, a bit line extending in a horizontal direction on the substrate, an insulating capping pattern formed on the bit line and extending along the bit line, a direct contact disposed in a direct contact hole formed on the substrate and connected between a first active region selected from among the plurality of active regions and the bit line, and a spacer structure contacting a sidewall of the direct contact and a sidewall of the bit line The spacer structure includes a first spacer layer extending in a vertical direction on the sidewall of the direct contact and the sidewall of the bit line, and a second spacer layer covering at least a portion of the first spacer layer and extending in the vertical direction.