SEMICONDUCTOR PACKAGE

본 발명의 일 실시예는, 하면에 배치된 하부 패드들, 상면에 배치된 상부 패드들, 및 상기 하부 패드들과 상기 상부 패드들을 전기적으로 연결하는 관통 전극들을 포함하는 베이스 칩; 상기 베이스 칩 상에 배치되고, 제1 전면에 배치된 제1 전면 패드들, 제1 후면에 배치된 제1 후면 패드들, 및 상기 제1 전면 패드들과 상기 제1 후면 패드들을 전기적으로 연결하는 제1 관통 비아들을 포함하는 제1 반도체 칩; 상기 제1 반도체 칩의 상기 제1 전면에 배치되고, 상기 제1 전면 패드들과 상기 상부 패드들을 전기적으로 연결하는 제1 범프 구조물들; 상기 제1 반도체 칩 상에 순차로 적층되고, 제2 전면에 배치된 제2 전면 패드들, 제2 후면에 배치된 제2 후면 패드들, 및 상기 제2 전면 패드들과 상기 제2 후면 패드들을 전기적으로 연결하는 제2 관통 비아들을 포함하는 복수의 제2 반도체 칩들; 상기 복수의 제2 반도체 칩들 각각의 상기 제2 전면에 배치되고, 서로 마주보는 상기 제1 후면 패드들, 상기 제2 전면 패드들, 및 상기 제2 후면 패드들을 전기적으로 연결하는 제2 범프 구조물들; 상기 복수의 제2 반도체 칩들의 상기 제2 전면에 각각 배치되고, 상기 제2 범프 구조물들을 둘러싸는 접착층들; 및 상기 베이스 칩과 상기 제1 반도체 칩의 사이에서 상기 제1 범프 구조물들을 둘러싸고, 상기 제1 반도체 칩 및 상기 복수의 제2 반도체 칩들 각각의 적어도 일부를 덮는 봉합재를 포함하고, 상기 접착층들은 상기 베이스 칩의 상기 상면에 평행한 방향으로 상기 제1 반도체 칩의 폭, 및 상기 복수의 제2 반도체 칩들 각각의 폭과 동일하거나 작은 폭을 갖는 반도체 패키지를 제공한다. A semiconductor package includes a base chip, a first semiconductor chip on the base chip, the first semiconductor chip including first through-vias, first bump structures on the first front surface of the first semiconductor chip, a plurality of second semiconductor chips sequentially stacked on the first semiconductor chip, the plurality of second semiconductor chips including second through-vias, adhesive layers respectively on the second front surfaces of the plurality of second semiconductor chips, and an encapsulant between the base chip and the first semiconductor chip, the encapsulant covering at least a portion of each of the first semiconductor chip and the plurality of second semiconductor chips. The adhesive layers respectively have a width equal to or less than a width of the first semiconductor chip and a width of each of the plurality of second semiconductor chips in a direction, parallel to the upper surface of the base chip.