A SEMICONDUCTOR DEVICE

반도체 장치가 개시되는데, 이는, 초격자층 및/또는 그룹 III-V 반도체 물질의 층을 포함하는 결정화된 층인 장치층과, 하나 이상의 층을 포함하는 패시베이션 구조물을 포함하되, 패시베이션 구조물의 적어도 하나의 층은 상기 장치층의 상단에서 결정화된 형태로 인-시추로 성장된 패시베이션 층이고, 패시베이션 구조물의 하나 이상의 층들 중 적어도 하나는, 장치층의 특정 밴드 갭 이내이고, 장치층의 전도 및 가전자 밴드에서 멀어지도록, 평형 페르미 레벨의 표면 고정하도록 하는 고밀도의 표면 상태를 가진 물질을 포함한다. A semicond...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KLIPSTEIN PHILIP, KLIN OLGA, WEISS ELIEZER
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:반도체 장치가 개시되는데, 이는, 초격자층 및/또는 그룹 III-V 반도체 물질의 층을 포함하는 결정화된 층인 장치층과, 하나 이상의 층을 포함하는 패시베이션 구조물을 포함하되, 패시베이션 구조물의 적어도 하나의 층은 상기 장치층의 상단에서 결정화된 형태로 인-시추로 성장된 패시베이션 층이고, 패시베이션 구조물의 하나 이상의 층들 중 적어도 하나는, 장치층의 특정 밴드 갭 이내이고, 장치층의 전도 및 가전자 밴드에서 멀어지도록, 평형 페르미 레벨의 표면 고정하도록 하는 고밀도의 표면 상태를 가진 물질을 포함한다. A semiconductor device is disclosed. It includes a device layer that is a crystallized layer including a superlattice layer and/or a layer of Group III-V semiconductor material, and a passivation structure including at least one layer. At least one layer of the passivation structure is a passivation layer grown in-situ in a crystallized form at the upper end of the device layer. At least one of the at least one layer of the passivation structure is within the specific band gap of the device layer, and includes a material having high-density surface state for fixing a surface of a balanced Fermi level, to be away from the conduction and the valance bands of the device layer. It is possible to prevent the leakage of a surface current.