SEMICONDUCTOR MEMORY
제1 불순물 영역 및 제2 불순물 영역을 포함하고 소자 분리막에 의하여 기판 상에 정의되는 활성 영역들이 제공된다. 상기 활성 영역들 상에서 제1 방향으로 연장되는 워드 라인들, 상기 워드 라인들 각각의 상면을 덮는 캐핑 절연 패턴들, 상기 워드 라인들 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 비트 라인들, 상기 비트 라인들 사이에 제공되고 상기 제2 불순물 영역과 연결되는 콘택 플러그들 및 상기 콘택 플러그들 각각 상에 제공되는 정보 저장부들이 제공된다. 상기 워드 라인들 각각은 제1 금속 질화물층, 및 상기 제1...
Gespeichert in:
| Hauptverfasser: | , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!