SEMICONDUCTOR MEMORY

제1 불순물 영역 및 제2 불순물 영역을 포함하고 소자 분리막에 의하여 기판 상에 정의되는 활성 영역들이 제공된다. 상기 활성 영역들 상에서 제1 방향으로 연장되는 워드 라인들, 상기 워드 라인들 각각의 상면을 덮는 캐핑 절연 패턴들, 상기 워드 라인들 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 비트 라인들, 상기 비트 라인들 사이에 제공되고 상기 제2 불순물 영역과 연결되는 콘택 플러그들 및 상기 콘택 플러그들 각각 상에 제공되는 정보 저장부들이 제공된다. 상기 워드 라인들 각각은 제1 금속 질화물층, 및 상기 제1 금속 질화물층 상의 제2 금속 질화물층을 포함하고, 상기 제2 금속 질화물층의 비저항은 상기 제1 금속 질화물층의 비저항 보다 작다. A semiconductor memory device may include active regions defined on a substrate by a device isolation layer, each of the active regions including a first impurity region and a second impurity region, word lines on the active regions and extended in a first direction, capping insulating patterns covering top surfaces of the word lines, respectively, bit lines on the word lines and extended in a second direction crossing the first direction, contact plugs between the bit lines and connected to the second impurity region, and data storages on the contact plugs, respectively. Each of the word lines may include a first metal nitride layer and a second metal nitride layer on the first metal nitride layer. A resistivity of the second metal nitride layer may be smaller than a resistivity of the first metal nitride layer.