ELECTRONIC DEVICE FOR MANAGING DUPLICATE REQUEST AND OPERATING METHOD THEREFOR
본 발명에 따르면, 제1 메모리 장치로부터 어드레스를 포함하는 제1 리퀘스트를 수신하고, 상기 어드레스를 제2 메모리 장치의 접근 단위에 정렬하여 정렬된 어드레스를 생성하고, 상기 정렬된 어드레스에 대한 판별을 요청하고, 판별 결과에 따라 상기 제2 메모리 장치에 제2 리퀘스트를 전송하는 입력 처리 회로, 상기 정렬된 어드레스와 중복된 어드레스가 존재하는지 판별하여 상기 판별 결과를 생성하고, 상기 판별 결과에 따라 비트마스크를 업데이트하는 제어 회로 및 상기 제2 메모리 장치로부터 상기 제2 리퀘스트에 대응되는 데이터를 수신하고,...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본 발명에 따르면, 제1 메모리 장치로부터 어드레스를 포함하는 제1 리퀘스트를 수신하고, 상기 어드레스를 제2 메모리 장치의 접근 단위에 정렬하여 정렬된 어드레스를 생성하고, 상기 정렬된 어드레스에 대한 판별을 요청하고, 판별 결과에 따라 상기 제2 메모리 장치에 제2 리퀘스트를 전송하는 입력 처리 회로, 상기 정렬된 어드레스와 중복된 어드레스가 존재하는지 판별하여 상기 판별 결과를 생성하고, 상기 판별 결과에 따라 비트마스크를 업데이트하는 제어 회로 및 상기 제2 메모리 장치로부터 상기 제2 리퀘스트에 대응되는 데이터를 수신하고, 상기 비트마스크에 기초하여 상기 데이터를 전송하는 데이터 전송 회로를 포함하고, 상기 비트마스크는, 각각이 상기 제1 리퀘스트에 대응되고 상기 제2 메모리 장치의 접근 단위 내에서 상기 제1 리퀘스트에 대응되는 위치를 나타내는 하나 이상의 비트를 포함하는 전자 장치이다.
An electronic device includes an input handling circuit, a control circuit, and a data transfer circuit. The input handling circuits receives a first request including an address from a first memory device, aligns the address with an access unit of a second memory device, requests a determination for the aligned address, and transmits a second request to the second memory device based on a determination result. The control circuit determines, based on the request, whether a duplicate address with the aligned address is present to generate the determination result and updates a bitmask based on the determination result. The data transfer circuit receives the second request from the second memory device and transfers data based on the bitmask. The bitmask includes one or more bits, each corresponding to the first request and indicating a location corresponding to the first request within an access unit of the second memory device. |
---|