Semiconductor Device

반도체 장치는, 기판 상의 주변 활성 패턴들; 상기 주변 활성 패턴들을 정의하는 제1 주변 트렌치 영역 및 제2 주변 트렌치 영역; 상기 제1 및 제2 주변 트렌치 영역들의 내벽들을 덮는 제1 분리 라이너; 상기 제1 및 제2 주변 트렌치 영역들 내에서 상기 제1 분리 라이너를 덮는 제2 분리 라이너; 및 상기 제2 분리 라이너 상에서 상기 제1 및 제2 주변 트렌치 영역들을 채우는 소자 분리막을 포함한다. 상기 소자 분리막은 상기 제2 주변 트렌치 영역 내에서 그 내부에 심(seam)을 포함한다. 상기 주변 활성 패턴들의 상면들이 위치하는 제1 레벨에서 상기 제1 주변 트렌치 영역의 폭은 상기 제2 주변 트렌치 영역의 폭보다 크다. A semiconductor device includes peripheral active patterns on a substrate, first and second peripheral trench regions adjacent the peripheral active patterns, a first isolation liner on inner surfaces of the first and second peripheral trench regions, a second isolation liner on the first isolation liner in the first and second peripheral trench regions, and a device isolation layer on the second isolation liner in the first and second peripheral trench regions. The device isolation layer includes a seam therein in the second peripheral trench region. A width of the first peripheral trench region is greater than a width of the second peripheral trench region at a first height corresponding to top surfaces of the peripheral active patterns with respect to the substrate.