FREQUENCY DETECTOR AND OPERATING METHOD THEREOF

주파수 검출기가 개시된다. 본 주파수 검출기는, 데이터 신호에 기초하여 클럭 신호를 샘플링하여 제 1 신호를 생성하는 제 1 플립 플롭, 데이터 신호에 기초하여 클럭 신호의 지연 위상 성분을 샘플링하거나 또는 데이터 신호의 지연 위상 성분에 기초하여 클럭 신호를 샘플링하여 제 2 신호를 생성하는 제 2 플립 플롭, 제 1 신호 및 제 2 신호에 기초하여 데이터 신호의 데이터 레이트와 클럭 신호의 주파수 간의 주파수 차이의 극성을 나타내는 제 3 신호를 생성하는 제 3 플립 플롭, 및 클럭 신호의 지연 위상 성분 또는 데이터 신호의 지연 위상 성분을 생성하기 위한 지연 셀을 포함한다. 이때, 지연 위상 성분의 지연량은, 0.25 UI(Unit interval) 미만의 값으로 설정된다. Disclosed is a frequency detector. The frequency detector includes a first flip-flop sampling a clock signal based on a data signal to generate a first signal, a second flip-flop sampling a delayed-phase component of the clock signal based on the data signal or sampling the clock signal based on a delayed-phase component of the data signal to generate a second signal, a third flip-flop generating a third signal representing a polarity of a frequency difference between a data rate of the data signal and a frequency of the clock signal based on the first signal and the second signal, and a delay cell generating the delayed-phase component of the clock signal or the delayed-phase component of the data signal. The delayed-phase component has a delay amount set to a value smaller than about 0.25 UI.