Semiconductor device

컨택 실리사이드막과 게이트 전극 사이의 전기적 단락을 방지하여, 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 제1 방향으로 연장된 활성 패턴, 활성 패턴 상에 제1 방향으로 이격되어 배치되고, 제2 방향으로 연장된 게이트 전극과 게이트 전극의 측벽 상의 게이트 스페이서를 포함하는 복수의 게이트 구조체, 인접하는 게이트 구조체 사이에 배치되는 소오스/드레인 패턴, 소오스/드레인 패턴 상에 배치되고, 소오스/드레인 패턴과 연결된 소오스/드레인 컨택, 및 소오스/드레인 컨택과 소오스/드레인 패턴 사이에 배치된 컨택 실리사이드막을 포함하고, 컨택 실리사이드막은 소오스/드레인 패턴과 접촉하는 외측면과, 소오스/드레인 컨택과 접촉하는 내측면을 포함하고, 컨택 실리사이드막의 외측면의 최상부는 컨택 실리사이드막의 최상부이고, 컨택 실리사이드막의 최상부에서, 컨택 실리사이드막의 제1 방향으로의 폭은 최대이고, 컨택 실리사이드막의 외측면의 일부는 게이트 스페이서와 접촉하고, 컨택 실리사이드막의 최상부에서 컨택 실리사이드막의 제1 방향으로의 폭은 소오스/드레인 컨택의 제1 방향으로의 폭과 동일하다. A semiconductor device may include gate structures spaced apart from each other on an active pattern, where each of the gate structures includes gate spacers on sidewalls of a gate electrode, source/drain patterns between the gate structures, source/drain contacts on the source/drain patterns, and contact silicide films between the source/drain contacts and the source/drain patterns. Outer surfaces of the contact silicide films may contact the source/drain patterns and inner surfaces of the contact silicide films may contact the source/drain contacts. A width in a first direction of the contact silicide films may be maximum at the uppermost portions of outer surfaces of the contact silicide films. Parts of the outer surfaces of the contact silicide films may contact the gate spacers. The width in the first direction of the uppermost portions of the contact silicide films may be equal to a width in the first direction of the source/drain contacts.