동기식 메모리들에 대한 판독 클록 시작 및 중지
메모리 제어기는 메모리로의 디스패치를 위해 선택된 메모리 커맨드를 모니터링하고 판독 클록 상태를 제어하는 커맨드들을 발송한다. 메모리는 판독 클록 회로 및 모드 레지스터를 포함한다. 판독 클록 회로는 클록 신호 및 판독 클록 모드 신호에 응답하여 하이브리드 판독 클록 신호를 제공하기 위한 출력을 갖는다. 모드 레지스터는 판독 클록 모드에 응답하여 판독 클록 모드 신호를 제공하고, 판독 클록 회로는 판독 클록 모드가 제1 모드일 때 연속적으로 토글링하는 프리 러닝 클록 신호로서 하이브리드 판독 클록 신호를 제공하고, 판독 클록 모드가...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 메모리 제어기는 메모리로의 디스패치를 위해 선택된 메모리 커맨드를 모니터링하고 판독 클록 상태를 제어하는 커맨드들을 발송한다. 메모리는 판독 클록 회로 및 모드 레지스터를 포함한다. 판독 클록 회로는 클록 신호 및 판독 클록 모드 신호에 응답하여 하이브리드 판독 클록 신호를 제공하기 위한 출력을 갖는다. 모드 레지스터는 판독 클록 모드에 응답하여 판독 클록 모드 신호를 제공하고, 판독 클록 회로는 판독 클록 모드가 제1 모드일 때 연속적으로 토글링하는 프리 러닝 클록 신호로서 하이브리드 판독 클록 신호를 제공하고, 판독 클록 모드가 제2 모드일 때 메모리가 판독 커맨드를 수신하는 것에 응답하여만 활성화되는 스트로브 신호로서 하이브리드 판독 클록 신호를 제공한다.
A memory controller monitors memory command selected for dispatch to the memory and sends commands controlling a read clock state. A memory includes a read clock circuit and a mode register. The read clock circuit has an output for providing a hybrid read clock signal in response to a clock signal and a read clock mode signal. The read clock circuit provides the hybrid read clock signal as a free-running clock signal that toggles continuously, and as a strobe signal that is active only in response to the memory receiving a read command. |
---|