SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THOREOF
본 개시는 반도체 장치 및 이의 제조방법에 관한 것이다. 일 실시예에 따른 반도체 장치는, 기판 상에, 제1 방향으로 연장되는 비트 라인; 상기 비트 라인 위에 위치하는 제1 절연 패턴; 상기 비트 라인의 상부면 및 상기 제1 절연 패턴의 측면 위에 위치하며, 산화물 반도체 물질을 포함하는 채널 패턴; 상기 채널 패턴 위에 위치하는 게이트 절연 패턴; 상기 게이트 절연 패턴 위에 위치하는 워드 라인; 상기 워드 라인 위에 위치하는 제2 절연 패턴; 상기 채널 패턴에 연결되어 있는 랜딩 패드; 및 상기 비트 라인 및 상기 채널 패턴...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!