SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THOREOF

본 개시는 반도체 장치 및 이의 제조방법에 관한 것이다. 일 실시예에 따른 반도체 장치는, 기판 상에, 제1 방향으로 연장되는 비트 라인; 상기 비트 라인 위에 위치하는 제1 절연 패턴; 상기 비트 라인의 상부면 및 상기 제1 절연 패턴의 측면 위에 위치하며, 산화물 반도체 물질을 포함하는 채널 패턴; 상기 채널 패턴 위에 위치하는 게이트 절연 패턴; 상기 게이트 절연 패턴 위에 위치하는 워드 라인; 상기 워드 라인 위에 위치하는 제2 절연 패턴; 상기 채널 패턴에 연결되어 있는 랜딩 패드; 및 상기 비트 라인 및 상기 채널 패턴 사이에 위치하는 층간 절연막을 포함할 수 있다. A semiconductor device includes a bit line extending in a first direction on a substrate. A first insulating pattern is disposed on the bit line. A channel pattern is disposed on an upper side of the bit line and a lateral side of the first insulating pattern. The channel pattern includes an oxide semiconductor material. A gate insulating pattern is disposed on the channel pattern. Word lines are disposed on the gate insulating pattern. A second insulating pattern is disposed on the word lines. A landing pad is disposed on the channel pattern. An interlayer insulating layer disposed between the bit line and the channel pattern.