HIGH SPEED AMPLIFIER CIRCUIT

본 개시의 일 실시예에 따른 고속 증폭기 회로는, 입력된 포지티브 차동 신호의 레벨 다운을 수행하는 제 1 바이어스 변환 회로, 입력된 네거티브 차동 신호의 레벨 업을 수행하는 제 2 바이어스 변환 회로, 제 1 바이어스 변환 회로에 전기적으로 연결되어, 레벨 다운이 수행된 포지티브 차동 신호를 기초로 전체 레벨 중 제 1 범위 내의 레벨의 전압을 갖는 제 1 차동 신호를 출력하는 제 1 전송 회로 및 제 2 바이어스 변환 회로에 전기적으로 연결되어, 레벨 업이 수행된 네거티브 차동 신호를 기초로 전체 레벨 중 제 2 범위 내의 레...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	HAN JAE DUK, LEE SANG WAN
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	AMPLIFIERS BASIC ELECTRONIC CIRCUITRY ELECTRICITY
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 개시의 일 실시예에 따른 고속 증폭기 회로는, 입력된 포지티브 차동 신호의 레벨 다운을 수행하는 제 1 바이어스 변환 회로, 입력된 네거티브 차동 신호의 레벨 업을 수행하는 제 2 바이어스 변환 회로, 제 1 바이어스 변환 회로에 전기적으로 연결되어, 레벨 다운이 수행된 포지티브 차동 신호를 기초로 전체 레벨 중 제 1 범위 내의 레벨의 전압을 갖는 제 1 차동 신호를 출력하는 제 1 전송 회로 및 제 2 바이어스 변환 회로에 전기적으로 연결되어, 레벨 업이 수행된 네거티브 차동 신호를 기초로 전체 레벨 중 제 2 범위 내의 레벨의 전압을 갖는 제 2 차동 신호를 출력하는 제 2 전송 회로를 포함할 수 있다.