MEMORY CONTROLLER AND STORAGE DEVICE HAVING THE SAME

본 기술은 메모리 컨트롤러에 관한 것으로, 메모리 컨트롤러는 호스트로부터 쓰기 요청을 수신하면, 상기 쓰기 요청에 대응되는 유저 데이터 및 쓰기 커맨드를 임시 저장하는 버퍼 메모리, 상기 쓰기 요청에 대응되는 쓰기 동작을 수행하도록 메모리 장치를 제어하는 프로세서 및 상기 버퍼 메모리의 사용가능한 용량을 나타내는 프리 버퍼의 용량 및 스로틀 트리거(Throttle Trigger) 값에 따라, 상기 쓰기 요청에 대한 쓰기 완료 응답을 지연시킨 후, 상기 쓰기 완료 응답을 상기 호스트로 전송하는 호스트 인터페이스를 포함하되, 상기 호스트 인터페이스는 상기 프로세서가 관리하는 매핑 데이터를 참조하여 활성 범위(Active Range)를 확인하고, 상기 활성 범위에 기초하여 상기 스로틀 트리거 값을 결정하고, 상기 호스트로부터 수신한 커맨드들 중 쓰기 커맨드가 차지하는 비율인 쓰기 비율에 기초하여 기본 레이턴시(base latency)를 결정하고, 상기 스로틀 트리거 값 및 상기 기본 레이턴시에 기초하여 상기 쓰기 완료 응답의 지연 시간을 결정한다. A memory controller that includes a buffer memory configured to store user data and a write command corresponding to a write request received from a host, a processor configured to control a memory device to perform a write operation, and a host interface configured to determine an active range based on mapping information of the memory device, determine the throttle trigger value based on the active range, determine a base latency based on a write ratio of the write command to commands received from the host, and determine a delay time of a write completion response based on the throttle trigger value and the base latency, delay the write completion response according to the delay time, and transmit the delayed write completion response to the host.