Semiconductor memory devices

메모리 셀 영역을 가지는 기판, 및 상기 기판의 상기 메모리 셀 영역에 배치되며, 하부 전극, 커패시터 유전층, 및 상부 전극으로 이루어지는 복수의 커패시터 구조물을 포함하고, 상기 하부 전극은 제1 하부 전극, 상기 제1 하부 전극 보다 상부에 위치하는 제2 하부 전극, 및 상기 제1 하부 전극의 상단과 상기 제2 하부 전극의 하단을 연결하는 연결 하부 전극을 포함하고, 상기 제1 하부 전극의 상면과 상기 연결 하부 전극의 하면이 접촉하여 형성되는 제1 연결면 및 제2 하부 전극의 하면과 상기 연결 하부 전극의 상면이 접촉하여 형성되는 제2 연결면을 구비하고, 상기 상부 전극은 상기 연결 하부 전극의 측면에 배치되고, 상기 상부 전극과 전기적으로 연결되고, 휜 부분을 포함하는 벤트 상부 전극을 포함하는 반도체 메모리 소자를 통하여, 상기 제1 하부 전극과 상기 제2 하부 전극이 연결될 수 있고, 커패시터의 전기적 특성을 향상시킬 수 있다. A semiconductor memory device includes a substrate having a memory cell region and a plurality of capacitor structures in the memory cell region of the substrate, each of the plurality of capacitor structures including a lower electrode, a capacitor dielectric layer, and an upper electrode, wherein the lower electrode includes a first lower electrode, a second lower electrode above the first lower electrode, and a connecting lower electrode connecting a top end of the first lower electrode to a bottom end of the second lower electrode, wherein the upper electrode includes a bent upper electrode overlapping the connecting lower electrode in a horizontal direction, and the bent upper electrode includes a bent portion.