디코딩 방법, 프로세서, 칩, 및 전자 디바이스

본 개시의 실시예는 디코딩 방법(decoding method), 프로세서(processor), 칩(chip), 및 전자 디바이스(electronic device)를 제공한다. 이 방법은 적어도 하나의 스위칭 마크(switching mark)를 운반하는 명령어 페칭 요청(instruction fetch request)을 생성하는 단계로서, 상기 스위칭 마크는 적어도 디코더 그룹 스위칭(decoder group switching)을 위한 명령어 위치를 나타내는, 단계; 디코더 그룹(decoder group)의 디코딩으로부터 획득된 micro-ops에 응답하여, 명령어 페칭 요청에 의해 페칭(fetch)된 명령어 스트림(instruction stream)을 획득하는 단계, 명령어 페칭 요청으로 운반된 스위칭 마크에 따라 디코더 그룹 스위칭을 위한 명령어 위치를 결정하는 단계; 명령어 위치에 따라, 병렬 디코딩(parallel decoding)을 위해 명령어 스트림을 다수의 디코더 그룹에 분배하는 단계, 타깃 명령어(target instruction)를 디코딩하여 획득된 타깃 micro-op로 스위칭 마크를 운반하는 단계로서, 상기 타깃 명령어는 명령어 위치에 대응하는 명령인, 단계; 및 마이크로 연산에 대한 micro-op 캐시(cache) 검색에 응답하여, 명령어 페칭 요청이 마이크로 연산 캐시에서 히트되면, micro-op 캐시로부터 해당 micro-op를 획득하는 단계를 포함한다. 본 개시의 실시예는 프로세서의 디코딩 성능을 향상시킬 수 있다. Embodiments of the present disclosure provide a decoding method, a processor, a chip, and an electronic device. The method comprises: generating an instruction fetch request carrying at least one switching mark, the switching mark at least indicating an instruction position for decoder group switching; in response to micro-ops obtained from decoding by decoder groups, acquiring an instruction stream fetched by means of the instruction fetch request, and according to the switching mark carried in the instruction fetch request, determining the instruction position for decoder group switching; according to the instruction position, distributing the instruction stream to multiple decoder groups for parallel decoding, and carrying a switching mark in a target micro-op obtained by decoding a target instruction, the target instruction being an instruction corresponding to the instruction position; and in response to searching a micro-op cache for micro-ops, if the instruction fetch request is hit in the micro-op cache, acquiring a corresponding micro-op from the micro-op cache. The embodiments of the present disclosure can improve the decoding performance of a processor.