프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤

압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WANG KAN, SENIOR RICHARD, GENG NORRIS, CHHABRA GURVINDER SINGH
Format: Patent
Sprache:kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator WANG KAN
SENIOR RICHARD
GENG NORRIS
CHHABRA GURVINDER SINGH
description 압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구성된 데이터 비트의 제2 세트를 포함하며, 제2 캐시 라인은 제1 우선 순위 레벨보다 낮은 우선 순위 레벨을 갖는다. 데이터 비트의 제1 세트는 데이터 비트의 제2 세트보다 더 많은 수의 비트를 포함한다. A compressed memory system includes a memory region that includes cache lines having priority levels. The compressed memory system also includes a compressed memory region that includes compressed cache lines. Each compressed cache line includes a first set of data bits configured to hold, in a first direction, either a portion of a first cache line or a portion of the first cache line after compression, the first cache line having a first priority level. Each compressed cache line also includes a second set of data bits configured to hold, in a second direction opposite to the first direction, either a portion of a second cache line or a portion of the second cache line after compression, the second cache line having a priority level lower than the first priority level. The first set of data bits includes a greater number of bits than the second set of data bits.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240100461A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240100461A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240100461A3</originalsourceid><addsrcrecordid>eNrjZMh-O6Xl9cI5b1p2vGmZo_Bqx4bXG2YovOme86ZrydvWOW_mAjlTp77ZNvX1hDkKr1dOeb1qxetla5AUTJ-g8GbWhjctCxTedMx5M6cFbsSuCUBFCq_n7nkzd4fC6-Xz3mxbwsPAmpaYU5zKC6W5GZTdXEOcPXRTC_LjU4sLEpNT81JL4r2DjAyMTAwMDQxMzAwdjYlTBQAXd2A3</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤</title><source>esp@cenet</source><creator>WANG KAN ; SENIOR RICHARD ; GENG NORRIS ; CHHABRA GURVINDER SINGH</creator><creatorcontrib>WANG KAN ; SENIOR RICHARD ; GENG NORRIS ; CHHABRA GURVINDER SINGH</creatorcontrib><description>압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구성된 데이터 비트의 제2 세트를 포함하며, 제2 캐시 라인은 제1 우선 순위 레벨보다 낮은 우선 순위 레벨을 갖는다. 데이터 비트의 제1 세트는 데이터 비트의 제2 세트보다 더 많은 수의 비트를 포함한다. A compressed memory system includes a memory region that includes cache lines having priority levels. The compressed memory system also includes a compressed memory region that includes compressed cache lines. Each compressed cache line includes a first set of data bits configured to hold, in a first direction, either a portion of a first cache line or a portion of the first cache line after compression, the first cache line having a first priority level. Each compressed cache line also includes a second set of data bits configured to hold, in a second direction opposite to the first direction, either a portion of a second cache line or a portion of the second cache line after compression, the second cache line having a priority level lower than the first priority level. The first set of data bits includes a greater number of bits than the second set of data bits.</description><language>kor</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240701&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240100461A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76294</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240701&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240100461A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>WANG KAN</creatorcontrib><creatorcontrib>SENIOR RICHARD</creatorcontrib><creatorcontrib>GENG NORRIS</creatorcontrib><creatorcontrib>CHHABRA GURVINDER SINGH</creatorcontrib><title>프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤</title><description>압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구성된 데이터 비트의 제2 세트를 포함하며, 제2 캐시 라인은 제1 우선 순위 레벨보다 낮은 우선 순위 레벨을 갖는다. 데이터 비트의 제1 세트는 데이터 비트의 제2 세트보다 더 많은 수의 비트를 포함한다. A compressed memory system includes a memory region that includes cache lines having priority levels. The compressed memory system also includes a compressed memory region that includes compressed cache lines. Each compressed cache line includes a first set of data bits configured to hold, in a first direction, either a portion of a first cache line or a portion of the first cache line after compression, the first cache line having a first priority level. Each compressed cache line also includes a second set of data bits configured to hold, in a second direction opposite to the first direction, either a portion of a second cache line or a portion of the second cache line after compression, the second cache line having a priority level lower than the first priority level. The first set of data bits includes a greater number of bits than the second set of data bits.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZMh-O6Xl9cI5b1p2vGmZo_Bqx4bXG2YovOme86ZrydvWOW_mAjlTp77ZNvX1hDkKr1dOeb1qxetla5AUTJ-g8GbWhjctCxTedMx5M6cFbsSuCUBFCq_n7nkzd4fC6-Xz3mxbwsPAmpaYU5zKC6W5GZTdXEOcPXRTC_LjU4sLEpNT81JL4r2DjAyMTAwMDQxMzAwdjYlTBQAXd2A3</recordid><startdate>20240701</startdate><enddate>20240701</enddate><creator>WANG KAN</creator><creator>SENIOR RICHARD</creator><creator>GENG NORRIS</creator><creator>CHHABRA GURVINDER SINGH</creator><scope>EVB</scope></search><sort><creationdate>20240701</creationdate><title>프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤</title><author>WANG KAN ; SENIOR RICHARD ; GENG NORRIS ; CHHABRA GURVINDER SINGH</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240100461A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>kor</language><creationdate>2024</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>WANG KAN</creatorcontrib><creatorcontrib>SENIOR RICHARD</creatorcontrib><creatorcontrib>GENG NORRIS</creatorcontrib><creatorcontrib>CHHABRA GURVINDER SINGH</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>WANG KAN</au><au>SENIOR RICHARD</au><au>GENG NORRIS</au><au>CHHABRA GURVINDER SINGH</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤</title><date>2024-07-01</date><risdate>2024</risdate><abstract>압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구성된 데이터 비트의 제2 세트를 포함하며, 제2 캐시 라인은 제1 우선 순위 레벨보다 낮은 우선 순위 레벨을 갖는다. 데이터 비트의 제1 세트는 데이터 비트의 제2 세트보다 더 많은 수의 비트를 포함한다. A compressed memory system includes a memory region that includes cache lines having priority levels. The compressed memory system also includes a compressed memory region that includes compressed cache lines. Each compressed cache line includes a first set of data bits configured to hold, in a first direction, either a portion of a first cache line or a portion of the first cache line after compression, the first cache line having a first priority level. Each compressed cache line also includes a second set of data bits configured to hold, in a second direction opposite to the first direction, either a portion of a second cache line or a portion of the second cache line after compression, the second cache line having a priority level lower than the first priority level. The first set of data bits includes a greater number of bits than the second set of data bits.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language kor
recordid cdi_epo_espacenet_KR20240100461A
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title 프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-21T19%3A15%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=WANG%20KAN&rft.date=2024-07-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240100461A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true