프로세서 기반 시스템의 압축된 메모리 시스템에 우선 순위 기반 캐시 라인 맞춤
압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 압축된 메모리 시스템은 우선 순위 레벨을 갖는 캐시 라인을 포함하는 메모리 영역을 포함한다. 압축된 메모리 시스템은 또한 압축된 캐시 라인을 포함하는 압축된 메모리 영역을 포함한다. 각각의 압축된 캐시 라인은 제1 캐시 라인의 일부 또는 압축 후의 제1 캐시 라인의 일부를 제1 방향으로 보유하도록 구성된 데이터 비트의 제1 세트를 포함하며, 제1 캐시 라인은 제1 우선 순위 레벨을 갖는다. 각각의 압축된 캐시 라인은 또한 제2 캐시 라인의 일부 또는 압축 후의 제2 캐시 라인의 일부를 제1 방향과 반대인 제2 방향으로 보유하도록 구성된 데이터 비트의 제2 세트를 포함하며, 제2 캐시 라인은 제1 우선 순위 레벨보다 낮은 우선 순위 레벨을 갖는다. 데이터 비트의 제1 세트는 데이터 비트의 제2 세트보다 더 많은 수의 비트를 포함한다.
A compressed memory system includes a memory region that includes cache lines having priority levels. The compressed memory system also includes a compressed memory region that includes compressed cache lines. Each compressed cache line includes a first set of data bits configured to hold, in a first direction, either a portion of a first cache line or a portion of the first cache line after compression, the first cache line having a first priority level. Each compressed cache line also includes a second set of data bits configured to hold, in a second direction opposite to the first direction, either a portion of a second cache line or a portion of the second cache line after compression, the second cache line having a priority level lower than the first priority level. The first set of data bits includes a greater number of bits than the second set of data bits. |
---|