SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
본 발명 개념의 일부 실시예들에 따른 반도체 장치는 제1 방향으로 연장되는 제1 비트라인; 상기 제1 방향과 교차하는 제2 방향으로 연장되는 워드라인들; 상기 제1 비트라인에 연결되는 제1 반도체 패턴; 상기 제1 비트라인에 연결되고, 상기 제1 반도체 패턴에 상기 제1 방향으로 인접하는 제2 반도체 패턴; 상기 제1 비트라인에 연결되고, 상기 제2 반도체 패턴에 상기 제1 방향으로 인접하는 제3 반도체 패턴을 포함하고, 상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 높은 레벨에 배치되고, 상기 제3 반도체 패턴은 상기 제2...
Gespeichert in:
| Hauptverfasser: | , , , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 본 발명 개념의 일부 실시예들에 따른 반도체 장치는 제1 방향으로 연장되는 제1 비트라인; 상기 제1 방향과 교차하는 제2 방향으로 연장되는 워드라인들; 상기 제1 비트라인에 연결되는 제1 반도체 패턴; 상기 제1 비트라인에 연결되고, 상기 제1 반도체 패턴에 상기 제1 방향으로 인접하는 제2 반도체 패턴; 상기 제1 비트라인에 연결되고, 상기 제2 반도체 패턴에 상기 제1 방향으로 인접하는 제3 반도체 패턴을 포함하고, 상기 제2 반도체 패턴은 상기 제1 반도체 패턴보다 높은 레벨에 배치되고, 상기 제3 반도체 패턴은 상기 제2 반도체 패턴보다 높은 레벨에 배치되고, 상기 제1 및 제2 반도체 패턴들 사이의 거리는 상기 제2 및 제3 반도체 패턴들 사이의 거리보다 크다. |
|---|