프로세서에서 칩렛을 구성하기 위한 칩렛 레벨 성능 정보 사용

프로세서는 제어기, 및 각 칩렛이 복수의 프로세서 코어들을 포함하는, 복수의 칩렛들을 포함한다. 제어기는 해당 칩렛 상의 프로세서 코어들의 지정된 세트들에 대한 복수의 성능 레벨들 각각에서의 각 칩렛의 성능을 식별하는 칩렛들에 대한 칩렛 레벨 성능 정보를 제공한다. 제어기는 주어진 성능 레벨로 지정된 수의 프로세서 코어가 구성될 복수의 칩렛들 중으로부터 하나 이상의 선택된 칩렛 - 하나 이상의 선택된 칩렛은 칩렛 레벨 성능 정보 및 성능 요건들에 기초하여 선택됨 - 의 식별 정보를 수신한다. 제어기는 주어진 성능 레벨로 하나 이상의...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	ECKERT YASUKO, GUTIERREZ ANTHONY, BHARADWAJ VEDULA VENKATA SRIKANT, GANAPATHY SHRIKANTH, SANGAIAH KARTHIK RAMU
Format:	Patent
Sprache:	kor
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!