PROPAGATION LATENCY REDUCTION

방법, 시스템 및 장치는 가속기의 타일들 간의 전파 지연을 줄이기 위해 동작들을 스케줄하기 위한 컴퓨터 저장 매체에 인코딩된 컴퓨터 프로그램을 포함한다. 방법들 중 하나는 행렬 연산을 적어도 부분적으로 병렬로 수행하도록 구성된 가속기에 의해 실행될 프로그램의 제1 계층에 대한 스케줄을 생성하기 위한 요청을 수신하는 단계를 포함하고, 프로그램은 제1 계층을 포함하는 복수의 계층을 정의하고, 프로그램의 각 계층은 각각의 값 행렬을 사용하여 수행될 행렬 연산을 정의한다. 스케줄의 복수의 초기 블록은 초기 할당 방향에 따라 할당된다. 할당...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: POPE REINER, GUNTER MICHIAL ALLEN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:방법, 시스템 및 장치는 가속기의 타일들 간의 전파 지연을 줄이기 위해 동작들을 스케줄하기 위한 컴퓨터 저장 매체에 인코딩된 컴퓨터 프로그램을 포함한다. 방법들 중 하나는 행렬 연산을 적어도 부분적으로 병렬로 수행하도록 구성된 가속기에 의해 실행될 프로그램의 제1 계층에 대한 스케줄을 생성하기 위한 요청을 수신하는 단계를 포함하고, 프로그램은 제1 계층을 포함하는 복수의 계층을 정의하고, 프로그램의 각 계층은 각각의 값 행렬을 사용하여 수행될 행렬 연산을 정의한다. 스케줄의 복수의 초기 블록은 초기 할당 방향에 따라 할당된다. 할당 방향은 선택된 특정 사이클 후에 처리된 블록들이 제1 행렬의 다른 제2 차원을 따라 처리되도록 특정 사이클에서 시작하여 전환된다. 나머지 미할당된 모든 블록은 전환된 할당 방향에 따라 할당된다. Methods, systems, and apparatus, including computer programs encoded on computer storage media, for scheduling operations to reduce propagation latency between tiles of an accelerator. One of the methods includes receiving a request to generate a schedule for a first layer of a program to be executed by an accelerator configured to perform matrix operations at least partially in parallel, wherein the program defines a plurality of layers including the first layer, each layer of the program defining matrix operations to be performed using a respective matrix of values. A plurality of initial blocks of the schedule are assigned according to an initial assignment direction. The assignment direction is switched starting at a particular cycle so that blocks processed after the selected particular cycle are processed along a different second dimension of the first matrix. All remaining unassigned blocks are then assigned according to the switched assignment direction.