A SUBSTRATE FOR A SEMICONDUCTOR PACKAGE AND A SEMICONDUCTOR PACKAGE INCLUDING THE SAME
일 실시예에 따른 반도체 패키지용 기판은 반도체 칩 탑재 영역,적어도 하나의 본딩 단자를 포함하는 본딩 단자 영역, 상기 반도체 칩 탑재 영역을 가로질러 연장된 적어도 하나의 도금 선, 본딩 단자 영역을 사이에 두고 상기 반도체 칩 탑재 영역과는 반대측에 배치된 도금 선 금지 영역, 및 상기 본딩 단자 영역과 상기 반도체 칩 탑재 영역 사이에 배치되고, 상기 적어도 하나의 본딩 단자들이 전기적으로 연결되지 않도록 상기 도금 선의 일부가 제거된 도금 선 제거 영역을 포함한다. A substrate for a semiconductor...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 일 실시예에 따른 반도체 패키지용 기판은 반도체 칩 탑재 영역,적어도 하나의 본딩 단자를 포함하는 본딩 단자 영역, 상기 반도체 칩 탑재 영역을 가로질러 연장된 적어도 하나의 도금 선, 본딩 단자 영역을 사이에 두고 상기 반도체 칩 탑재 영역과는 반대측에 배치된 도금 선 금지 영역, 및 상기 본딩 단자 영역과 상기 반도체 칩 탑재 영역 사이에 배치되고, 상기 적어도 하나의 본딩 단자들이 전기적으로 연결되지 않도록 상기 도금 선의 일부가 제거된 도금 선 제거 영역을 포함한다.
A substrate for a semiconductor package includes a semiconductor chip mounting region; a bonding terminal region including at least one bonding terminal; at least one plating line extending across the semiconductor chip mounting region; a plating line prohibition region at an opposite side of the bonding terminal region from the semiconductor chip mounting region; and a plating line removal region that is between the bonding terminal region and the semiconductor chip mounting region and is free of a portion of the plating line so that each of the at least one bonding terminal is electrically isolated. |
---|