SEMICONDUCTOR PACKAGES HAVING SEMICONDUCTOR CHIPS HAVING THROUGH ELECTRODES

본 발명의 실시예에 따른 반도체 패키지는, 제1 본딩층을 포함하는 제1 반도체 칩, 상기 제1 본딩층은 제1 패드 및 상기 제1 패드의 측면을 덮는 제1 절연층을 포함하고, 상기 제1 반도체 칩 하부에 배치되며, 전면 및 후면을 갖는 기판, 상기 전면에 배치되는 제2 본딩층, 상기 기판을 관통하며 상기 후면으로부터 돌출하는 돌출 부분을 갖는 관통 전극들을 포함하는 제2 반도체 칩, 상기 제2 본딩층은 상기 제1 패드와 직접적으로 접촉하는 제2 패드 및 상기 제2 패드의 측면을 덮는 제2 절연층을 포함하며, 상기 제2 반도체 칩 하부에 배치되며 상기 제2 반도체 칩과 전기적으로 연결되는 재배선 구조물, 상기 재배선 구조물과 상기 제1 반도체 칩 사이에 배치되며, 상기 제2 반도체 칩 주변에 배치되는 비아 구조물들, 및 상기 제2 반도체 칩, 상기 재배선 구조물 및 상기 비아 구조물들을 덮는 봉합재를 포함한다. 상기 봉합재는 상기 관통 전극들의 상기 돌출 부분들과 직접적으로 접촉한다. A semiconductor package includes a first semiconductor chip including a first bonding layer, the first bonding layer including a first chip pad and a first insulating layer covering a side surface of the first chip pad, a second semiconductor chip disposed below the first semiconductor chip and including a substrate having front and rear surfaces, the front surface forming a second bonding layer, and through-electrodes passing through the substrate and having protrusions protruding from the rear surface, the second bonding layer including a second chip pad contacting the first chip pad and a second insulating layer covering a side surface of the second chip pad, a redistribution layer disposed below the second semiconductor chip and electrically connected to the second semiconductor chip, vias disposed between the redistribution layer and the first semiconductor chip and disposed around the second semiconductor chip, and an encapsulant surrounding the second semiconductor chip, the redistribution layer, and the vias. The encapsulant may be in contact with the protrusions of the through-electrodes.