DISPLAY APPARATUS AND MANUFACTURING METHODE THEREOF

본 발명의 일 실시예는, 제1 부화소전극과, 상기 제1 부화소전극과 중첩하는 제1 개구를 포함하고 상기 제1 부화소전극 상에 배치되며 식각 선택비가 서로 다른 제1 도전층 및 제2 도전층을 포함하는 도전성 뱅크층과, 상기 제1 부화소전극의 주변부분과 상기 도전성 뱅크층 사이에 개재되고 상기 제1 개구와 중첩하는 개구를 갖는 절연층과, 상기 절연층과 상기 도전성 뱅크층 사이에 배치되며 상기 제1 개구와 중첩하는 개구를 가지며 상기 절연층과 식각 선택비가 다른 절연성 물질을 포함하는 절연성 보호층과, 상기 도전성 뱅크층의 상기 제1 개...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE WANG WOO, TAE SEUNG GYU, WOO MIN WOO, CHO HYE RI, LEE SEUNG HYUN, SON SE WAN, JUNG SUG WOO, KIM SUNG HO, LEE JI SEON, JANG KYEONG WOO
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 발명의 일 실시예는, 제1 부화소전극과, 상기 제1 부화소전극과 중첩하는 제1 개구를 포함하고 상기 제1 부화소전극 상에 배치되며 식각 선택비가 서로 다른 제1 도전층 및 제2 도전층을 포함하는 도전성 뱅크층과, 상기 제1 부화소전극의 주변부분과 상기 도전성 뱅크층 사이에 개재되고 상기 제1 개구와 중첩하는 개구를 갖는 절연층과, 상기 절연층과 상기 도전성 뱅크층 사이에 배치되며 상기 제1 개구와 중첩하는 개구를 가지며 상기 절연층과 식각 선택비가 다른 절연성 물질을 포함하는 절연성 보호층과, 상기 도전성 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층과, 상기 도전성 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층과 중첩하는 제1 대향전극, 및 상기 제1 대향전극 상의 제1 무기배리어층;을 포함하는, 표시 장치를 개시한다. A display apparatus includes a first sub-pixel electrode, a conductive bank layer which is disposed on the first sub-pixel electrode and in which a first opening overlapping the first sub-pixel electrode is defined. The conductive bank layer includes first and second conductive layers having different etch selectivities from each other, an insulating layer which is disposed between a peripheral portion of the first sub-pixel electrode and the conductive bank layer and in which an opening overlapping the first opening is defined, an insulating protective layer which is disposed between the insulating layer and the conductive bank layer and in which an opening overlapping the first opening is defined. The insulating protective layer includes an insulating material having an etch selectivity different from an etch selectivity of the insulating layer, a first intermediate layer overlapping the first sub-pixel electrode through the first opening of the conductive bank layer.