A TIMING CONTROLLER MINIMIZING POWER CONSUMPTION DURING THE BLANK PERIOD

본 발명은 블랭크 구간 동안 해당 기능 블록 또는 해당 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤러를 제안한다. 상기 타이밍 컨트롤러는 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함한다. The prese...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: CHOI SANG DAE
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 발명은 블랭크 구간 동안 해당 기능 블록 또는 해당 블록에 포함되는 메모리 장치의 동작을 불활성화시킴으로써, 블랭크 구간 동안의 소비전력을 최소로 할 수 있는 타이밍 컨트롤러를 제안한다. 상기 타이밍 컨트롤러는 상기 클럭신호 및 상기 게이트 구동신호를 이용하여 블랭크 구간 감지 신호를 생성하는 블랭크 구간 감지 회로 및 상기 게이트 구동신호, 상기 데이터 구동신호 및 상기 블랭크 구간 감지 신호에 응답하여 디스플레이 구간 및 블랭크 구간에 맞춰 동작을 수행하는 복수의 기능블록을 포함하는 기능블록그룹을 포함한다. The present invention proposes a timing controller capable of minimizing power consumption during a blank period by disabling the operation of a corresponding functional block or a memory device included in the corresponding block during the blank period. The timing controller comprises: a blank period detection circuit for generating a blank period detection signal by using a clock signal and a gate driving signal; and a functional block group comprising a plurality of functional blocks carrying out operations in accordance with a display period and a blank period in response to the gate driving signal, a data driving signal, and the blank period detection signal.