semiconductor package

본 발명의 실시예에 따른 반도체 패키지는 제1 재배선 기판, 상기 제1 재배선 기판 상의 반도체 칩, 상기 제1 재배선 기판 상에서 상기 반도체 칩과 이격된 연결 구조체, 상기 연결 구조체는 연결 기판 및 상기 연결 기판 상의 포스트를 포함하고, 상기 반도체 칩 및 상기 연결 구조체 상에 배치되는 제2 재배선 기판, 및 상기 제1 재배선 기판과 상기 제2 재배선 기판 사이에서 상기 반도체 칩 및 상기 연결 구조체를 매립하는 몰딩막을 포함할 수 있다. 상기 연결 기판은 상기 연결 기판을 수직으로 관통하는 도전 패턴을 포함하고, 상기...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	BAEK SANGJIN, SUK KYOUNG LIM, MUN KYUNG DON, JANG YEONHO, SEO SHANG HOON, SONG INHYUNG
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!