SEMICONDUCTOR DEVICE

주변 회로 트랜지스터를 포함하는 주변 회로 구조체; 그리고 주변 회로 구조체 위에 위치하며, 메모리 셀을 포함하는 셀 어레이 구조체;를 포함하며, 메모리 셀은, 주변 회로 구조체 위에 위치하며, 제1 방향으로 서로 이격되고 제1 방향과 다른 제2 방향으로 연장된 비트 라인, 제1 방향 및 제2 방향과 다른 제3 방향으로 비트 라인 위에 위치하고, 제2 방향으로 서로 이격되는 제1 활성 패턴과 제2 활성 패턴, 및 제1 활성 패턴과 제2 활성 패턴 사이에 위치하며, 제1 활성 패턴 쪽에 위치하는 제1 워드 라인과 제2 활성 패턴 쪽에 위치하는 제2 워드 라인을 포함하며; 주변 회로 트랜지스터는, 게이트 스택, 및 게이트 스택의 양측에 위치하는 불순물 영역들을 포함하며; 게이트 스택의 제2 방향으로의 길이와 게이트 스택의 제3 방향으로의 길이의 비율은 1 : 0.3 내지 1 : 1.1인, 반도체 장치를 제공한다.