SEMICONDUTOR DEVICE INCLUDING GUARD RING
본 실시예의 반도체 장치는, 반도체 기판; 및 상기 반도체 기판 상에 수직 방향으로 서로 이격하여 적층되는 복수의 도전 패턴, 및 상기 복수의 도전 패턴 중 인접한 두 개의 도전 패턴 사이에 배치되는 도전 플러그를 포함하는 가드링을 포함하고, 상기 도전 플러그는, 서로 이격하면서 평행한 둘 이상의 장 패턴, 및 상기 둘 이상의 장 패턴 사이마다 배치되어 이들을 연결하면서 서로 이격하는 복수의 단 패턴을 포함하고, 상기 둘 이상의 장 패턴 및 상기 단 패턴에 의해 측면이 둘러싸이는 내부 절연막은, 상기 장 패턴에 형성된 개방부를 통하...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본 실시예의 반도체 장치는, 반도체 기판; 및 상기 반도체 기판 상에 수직 방향으로 서로 이격하여 적층되는 복수의 도전 패턴, 및 상기 복수의 도전 패턴 중 인접한 두 개의 도전 패턴 사이에 배치되는 도전 플러그를 포함하는 가드링을 포함하고, 상기 도전 플러그는, 서로 이격하면서 평행한 둘 이상의 장 패턴, 및 상기 둘 이상의 장 패턴 사이마다 배치되어 이들을 연결하면서 서로 이격하는 복수의 단 패턴을 포함하고, 상기 둘 이상의 장 패턴 및 상기 단 패턴에 의해 측면이 둘러싸이는 내부 절연막은, 상기 장 패턴에 형성된 개방부를 통하여 상기 둘 이상의 장 패턴 바깥에 위치하는 외부 절연막 또는 다른 내부 절연막과 연결될 수 있다.
A semiconductor device includes: a semiconductor substrate; and a guard ring including a plurality of conductive patterns stacked over the semiconductor substrate in a first direction to be spaced apart from each other, and a conductive plug disposed between two adjacent conductive patterns among the plurality of conductive patterns, the first direction being perpendicular to a top surface of the semiconductor substrate, wherein the conductive plug includes a plurality of long patterns and a plurality of short patterns. |
---|