SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE

반도체 패키지는, 제1 면 및 상기 제1 면에 반대하는 제2 면을 갖는 재배선층, 및 상기 재배선층 상에 도전성 범프들을 매개로하여 실장되는 제1 반도체 장치를 포함하고, 상기 재배선층은, 제1 절연막에 구비된 제1 재배선, 상기 제1 재배선의 적어도 일부를 노출시키는 개구를 갖고, 제1 감광성 절연막, 상기 제1 감광성 절연막 상에 구비되는 광 차단층 및 상기 광 차단층 상에 구비되는 제2 감광성 절연막을 갖는 절연성 구조층, 상기 절연성 구조층의 상기 개구 내에 구비되며 상기 제1 재배선과 접촉하는 재배선 비아 및 상기 재배선 비아 상에 적층된 재배선 라인을 갖는 제2 재배선, 및 상기 도전성 범프와 접합되고 상기 제2 재배선과 전기적으로 연결되는 본딩 패드를 포함한다. A semiconductor package includes a lower redistribution wiring layer; and a first semiconductor device on the lower redistribution wiring layer, the first semiconductor device being connected to the lower redistribution wiring layer via conductive bumps, wherein the lower redistribution wiring layer includes: a first redistribution wire in a first lower insulating layer; an insulating structure layer having an opening that exposes a portion of the first redistribution wire, the insulating structure layer including a first photosensitive insulating layer, a light blocking layer on the first photosensitive insulating layer, and a second photosensitive insulating layer on the light blocking layer; a second redistribution wire in the opening of the insulating structure layer, the second redistribution wire including a redistribution via contacting the first redistribution wire, and a redistribution line stacked on the redistribution via; and bonding pads bonded to the conductive bumps and electrically connected to the second redistribution wire.