LOGIC CIRCUIT USING FLOATING GATE FIELD EFFECT TRANSISTOR

본 발명은 플로팅 게이트 전계 효과 트랜지스터를 이용한 논리 회로에 관한 것이다. 상기 논리 회로는 게이트에 제1 입력 신호가 인가되고, 드레인에 제2 입력 신호가 인가되는 제1 수직 전계 효과 트랜지스터; 상기 제1 수직 전계 효과 트랜지스터의 소스에 게이트가 연결되고, 그라운드에 소스가 연결되는 제1 타입의 제1 센서 트랜지스터; 게이트에 상기 제1 입력 신호가 인가되고, 드레인에 상기 제2 입력 신호가 인가되는 제2 수직 전계 효과 트랜지스터; 및 상기 제2 수직 전계 효과 트랜지스터의 소스에 게이트가 연결되고, 상기 제1 센서 트랜지스터의 드레인 및 출력 신호에 소스가 연결되며, 드레인에 기준 전압이 인가되는 제2 타입의 제2 센서 트랜지스터를 포함할 수 있다. 상기 제1 및 제2 수직 전계 효과 트랜지스터 각각은 기판; 상기 기판의 상단에서 수직 방향으로 적층되는 소스 영역, 절연막, 및 드레인 영역; 및 상기 수직 방향으로 적층된 소스 영역, 절연막, 및 드레인 영역의 측면에 적층되는 게이트 배리어 및 게이트 영역을 포함할 수 있다. 상기 제1 및 제2 센서 트랜지스터 각각은 상기 기판의 하단에 수평 방향으로 형성되는 소스 영역, 액티브 영역, 및 드레인 영역을 포함할 수 있다. The present invention relates to a logic circuit using a floating gate field effect transistor. The logic circuit may comprise: a first vertical field effect transistor having a gate to which a first input signal is applied and a drain to which a second input signal is applied; a first type of first sensor transistor having a gate which is connected to a source of the first vertical field effect transistor and a source which is connected to a ground; a second vertical field effect transistor having a gate to which the first input signal is applied and a drain to which the second input signal is applied; and a second type of second sensor transistor having a gate which is connected to a source of the second vertical field effect transistor, a source which is connected to an output signal and a drain of the first sensor transistor, and a drain to which a reference voltage is applied.