Integrated circuit device

집적회로 소자는 기판 상에 배치된 비트 라인과, 상기 비트 라인의 상면을 덮으며 상측 절결부를 가지는 절연 캡핑 패턴과, 상기 비트 라인 및 상기 절연 캡핑 패턴 각각의 측벽을 덮는 절연 스페이서와, 상기 비트 라인으로부터 이격된 하부 콘택 플러그와, 상기 하부 콘택 플러그에 연결되고 상기 절연 캡핑 패턴으로부터 이격된 리세스 콘택 플러그와, 상기 절연 캡핑 패턴 및 상기 리세스 콘택 플러그 위에 배치되며, 상기 절연 캡핑 패턴 중 상기 상측 절결부를 제외한 영역의 상면에 접하는 제1 부분과, 상기 리세스 콘택 플러그의 상면 중 일부를 덮는 제2 부분과, 상기 제1 부분 및 상기 제2 부분에 의해 정의되는 개구를 가지는 음각 절연 패턴과, 상기 음각 절연 패턴의 상기 개구를 채우며 상기 절연 캡핑 패턴의 상기 상측 절결부에 접하는 하측 코너부와 상기 리세스 콘택 플러그에 접하는 표면을 가지는 도전성 랜딩 패드를 포함한다. An integrated circuit device includes a bit line, an insulating capping pattern on the bit line and having an upper cutout portion, an insulating spacer on sidewalls of the bit line and the insulating capping pattern, a lower contact, a recess contact plug connected to the lower contact, an engraved insulating pattern on the insulating capping pattern and the recess contact plug and having a first portion, a second portion, and an opening, the first portion contacting a top surface of the insulating capping pattern, except for the upper cutout portion, the second portion being on a top surface of the recess contact plug, and the opening being defined by the first portion and the second portion, and a conductive landing pad in the opening of the engraved insulating pattern and having a lower corner portion contacting the upper cutout portion and a surface contacting the recess contact plug.