MEMORY INCLUDING ERROR CORRECTION CIRCUIT AND OPERATION METHOD OF MEMORY

메모리는, 메모리 코어; 상기 메모리 코어에서 리프레시 동작이 수행되지 않을 리프레시 제외 영역의 정보를 저장하는 리프레시 제외 영역 저장 회로; 상기 메모리 코어로부터 리드된 에러 정정 코드를 이용해 상기 메모리 코어로부터 리드된 데이터의 에러를 정정하는 에러 정정 회로; 에러 체크 동작시에 상기 에러 정정 회로를 이용해 상기 메모리 코어에 저장된 데이터의 에러를 체크하기 위한 에러 체크 동작 제어 회로; 상기 에러 체크 동작 중 발견되는 에러에 근거해 배드 영역을 분류해 저장하기 위한 배드 영역 분류 회로; 및 상기 리프레시 제...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: LEE GANG SIK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:메모리는, 메모리 코어; 상기 메모리 코어에서 리프레시 동작이 수행되지 않을 리프레시 제외 영역의 정보를 저장하는 리프레시 제외 영역 저장 회로; 상기 메모리 코어로부터 리드된 에러 정정 코드를 이용해 상기 메모리 코어로부터 리드된 데이터의 에러를 정정하는 에러 정정 회로; 에러 체크 동작시에 상기 에러 정정 회로를 이용해 상기 메모리 코어에 저장된 데이터의 에러를 체크하기 위한 에러 체크 동작 제어 회로; 상기 에러 체크 동작 중 발견되는 에러에 근거해 배드 영역을 분류해 저장하기 위한 배드 영역 분류 회로; 및 상기 리프레시 제외 영역에 포함된 영역이 상기 배드 영역 분류 회로에 의해 상기 배드 영역으로 분류되는 것을 방지하는 블록킹 회로를 포함할 수 있다. A memory includes: a memory core including memory regions; a refresh-excluded region storing circuit storing therein information on a refresh-excluded region on which a refresh operation is not to be performed among the memory regions; an error correction circuit correcting an error in data read from the memory core based on an error correction code read from the memory core; an error check operation control circuit performing an error check operation of checking an error in the read data by using the error correction circuit; a bad region classifying circuit classifying a selected memory region as a bad region based on an error, which is detected in data read from the selected memory region during the error check operation; and a blocking circuit preventing the bad region classifying circuit from classifying the refresh-excluded region as a bad region based on the information.