PROCESSING ELEMENT AND ITS OPERATING METHOD

본 개시의 예시적 실시예에 따른 프로세싱 엘리먼트는, 입력 버퍼(input buffer)로부터 입력 데이터를 수신하고, 저장된 가중치(weight)의 비트-정밀도(bit-precision)에 기초하여 입력 데이터와 가중치의 곱셈 연산을 위한 하나 이상의 출력 전류를 생성하는 아날로그 연산 회로, 상기 하나 이상의 출력 전류를 각각 하나 이상의 디지털 코드(digital code)로 변환하는 하나 이상의ADCs(analog-to-digital converters) 및 상기 가중치의 비트-정밀도에 기초하여 상기 하나 이상의 디지털 코드...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	YI DONG HYEON, JE MIN KYU
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	CALCULATING COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 개시의 예시적 실시예에 따른 프로세싱 엘리먼트는, 입력 버퍼(input buffer)로부터 입력 데이터를 수신하고, 저장된 가중치(weight)의 비트-정밀도(bit-precision)에 기초하여 입력 데이터와 가중치의 곱셈 연산을 위한 하나 이상의 출력 전류를 생성하는 아날로그 연산 회로, 상기 하나 이상의 출력 전류를 각각 하나 이상의 디지털 코드(digital code)로 변환하는 하나 이상의ADCs(analog-to-digital converters) 및 상기 가중치의 비트-정밀도에 기초하여 상기 하나 이상의 디지털 코드들을 이용하여 덧셈 연산을 수행하고, 상기 입력 데이터의 비트-정밀도에 기초하여 누적연산을 수행하는 디지털 연산 회로를 포함할 수 있다.