Semiconductor Package

본 발명의 반도체 패키지는 제1 재배선층, 및 상기 제1 재배선층과 전기적으로 연결된 제1 재배선 본딩 패드를 포함하는 제1 재배선 구조물; 상기 제1 재배선 구조물 상에 배치된 제1 반도체 칩; 상기 제1 반도체 칩 상에 배치된 제2 재배선 구조물을 포함하고, 상기 제2 재배선 구조물은 제2 재배선층, 및 상기 제2 재배선층과 전기적으로 연결된 제2 재배선 본딩 패드를 포함하고; 상기 제2 재배선 본딩 패드 및 상기 제1 재배선 본딩 패드를 전기적으로 연결하는 본딩 와이어; 및 상기 제1 재배선 구조물 상에서 상기 제1 반도체 칩, 상기 제2 재배선 구조물, 및 상기 본딩 와이어를 몰딩하는 몰딩층을 포함한다. A semiconductor package includes a first redistribution structure including a first redistribution layer and a first redistribution bonding pad, the first redistribution bonding pad electrically connected to the first redistribution layer, a first semiconductor chip on the first redistribution structure, and a second redistribution structure on the first semiconductor chip, the second redistribution structure including a second redistribution layer and a second redistribution bonding pad, the second redistribution layer electrically connected to the second redistribution layer. The semiconductor package includes a bonding wire electrically connecting the second redistribution bonding pad and the first redistribution bonding pad to each other, and a molding layer covering at least a portion the first semiconductor chip, the second redistribution structure, and the bonding wire on the first redistribution structure.