SEMICONDUCTOR PACKAGE

SEMICONDUCTOR PACKAGE

본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재;...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PARK GI TAE, SHIM JONG BO, YIM CHOONG BIN
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator PARK GI TAE
SHIM JONG BO
YIM CHOONG BIN
description 본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재; 및 상기 복수의 개구부들 내에 각각 배치되고, 상기 최하측 재배선층들에 접하는 제1 부분, 및 상기 제1 부분으로부터 연장되고, 상기 복수의 개구부들의 아래로 부분적으로 돌출되는 제2 부분을 각각 포함하는 복수의 범프들을 포함하는 반도체 패키지를 제공한다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240054857A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240054857A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240054857A3</originalsourceid><addsrcrecordid>eNrjZBANdvX1dPb3cwl1DvEPUghwdPZ2dHflYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBgamJham5o7GxKkCABZoH80</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR PACKAGE</title><source>esp@cenet</source><creator>PARK GI TAE ; SHIM JONG BO ; YIM CHOONG BIN</creator><creatorcontrib>PARK GI TAE ; SHIM JONG BO ; YIM CHOONG BIN</creatorcontrib><description>본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재; 및 상기 복수의 개구부들 내에 각각 배치되고, 상기 최하측 재배선층들에 접하는 제1 부분, 및 상기 제1 부분으로부터 연장되고, 상기 복수의 개구부들의 아래로 부분적으로 돌출되는 제2 부분을 각각 포함하는 복수의 범프들을 포함하는 반도체 패키지를 제공한다.</description><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240426&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240054857A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240426&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240054857A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>PARK GI TAE</creatorcontrib><creatorcontrib>SHIM JONG BO</creatorcontrib><creatorcontrib>YIM CHOONG BIN</creatorcontrib><title>SEMICONDUCTOR PACKAGE</title><description>본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재; 및 상기 복수의 개구부들 내에 각각 배치되고, 상기 최하측 재배선층들에 접하는 제1 부분, 및 상기 제1 부분으로부터 연장되고, 상기 복수의 개구부들의 아래로 부분적으로 돌출되는 제2 부분을 각각 포함하는 복수의 범프들을 포함하는 반도체 패키지를 제공한다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZBANdvX1dPb3cwl1DvEPUghwdPZ2dHflYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kFGBkYmBgamJham5o7GxKkCABZoH80</recordid><startdate>20240426</startdate><enddate>20240426</enddate><creator>PARK GI TAE</creator><creator>SHIM JONG BO</creator><creator>YIM CHOONG BIN</creator><scope>EVB</scope></search><sort><creationdate>20240426</creationdate><title>SEMICONDUCTOR PACKAGE</title><author>PARK GI TAE ; SHIM JONG BO ; YIM CHOONG BIN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240054857A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>PARK GI TAE</creatorcontrib><creatorcontrib>SHIM JONG BO</creatorcontrib><creatorcontrib>YIM CHOONG BIN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>PARK GI TAE</au><au>SHIM JONG BO</au><au>YIM CHOONG BIN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR PACKAGE</title><date>2024-04-26</date><risdate>2024</risdate><abstract>본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재; 및 상기 복수의 개구부들 내에 각각 배치되고, 상기 최하측 재배선층들에 접하는 제1 부분, 및 상기 제1 부분으로부터 연장되고, 상기 복수의 개구부들의 아래로 부분적으로 돌출되는 제2 부분을 각각 포함하는 복수의 범프들을 포함하는 반도체 패키지를 제공한다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240054857A
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title SEMICONDUCTOR PACKAGE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-04T22%3A07%3A49IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=PARK%20GI%20TAE&rft.date=2024-04-26&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240054857A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true