SEMICONDUCTOR PACKAGE

본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재;...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	PARK GI TAE, SHIM JONG BO, YIM CHOONG BIN
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 발명의 일 실시예는, 서로 반대인 상면 및 하면을 갖고, 재배선층들을 포함하는 재배선 기판; 상기 재배선 기판의 상기 상면에 배치되고, 상기 재배선층들에 전기적으로 연결된 반도체 칩; 상기 재배선 기판의 상기 상면에서 상기 반도체 칩의 적어도 일부를 봉합하는 상부 봉합재; 상기 재배선 기판의 상기 하면에 배치되고, 상기 재배선층들에 전기적으로 연결되는 수동 부품; 상기 재배선 기판의 상기 하면에서 상기 수동 부품의 적어도 일부분을 봉합하고, 상기 재배선층들 중 최하측 재배선층들을 노출시키는 복수의 개구부들을 갖는 하부 봉합재; 및 상기 복수의 개구부들 내에 각각 배치되고, 상기 최하측 재배선층들에 접하는 제1 부분, 및 상기 제1 부분으로부터 연장되고, 상기 복수의 개구부들의 아래로 부분적으로 돌출되는 제2 부분을 각각 포함하는 복수의 범프들을 포함하는 반도체 패키지를 제공한다.