semiconductor wafer having alignment key pattern layer that contact pattern layer is disposed thereon

일 실시예에 있어서, 반도체 웨이퍼는 기판의 상부에 배치되는 정렬 키 구조물; 상기 정렬 키 구조물 상에서 상기 정렬 키 구조물의 상부로 연장되도록 배치되는 컨택 패턴층; 및 상기 기판의 상부에서 상기 정렬 키 구조물 및 상기 컨택 패턴층과 접하는 절연층을 포함한다. In an embodiment, a semiconductor wafer includes an alignment key structure disposed over a substrate, a contact pattern layer disposed on the alignme...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	JOE HYEONG GEUN, CHANG HEON YONG
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	APPARATUS SPECIALLY ADAPTED THEREFOR BASIC ELECTRIC ELEMENTS CINEMATOGRAPHY ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY ELECTROGRAPHY HOLOGRAPHY MATERIALS THEREFOR ORIGINALS THEREFOR PHOTOGRAPHY PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES PHYSICS SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	일 실시예에 있어서, 반도체 웨이퍼는 기판의 상부에 배치되는 정렬 키 구조물; 상기 정렬 키 구조물 상에서 상기 정렬 키 구조물의 상부로 연장되도록 배치되는 컨택 패턴층; 및 상기 기판의 상부에서 상기 정렬 키 구조물 및 상기 컨택 패턴층과 접하는 절연층을 포함한다. In an embodiment, a semiconductor wafer includes an alignment key structure disposed over a substrate, a contact pattern layer disposed on the alignment key structure to extend upward of the alignment key structure, and an insulating layer in contact with the alignment key structure and the contact pattern layer over the substrate.