INTEGRATED CIRCUIT INCLUDING THORUGH-SILICON VIA AND METHOD OF DESIGNING THE SAME

집적 회로는, 기판 위에서 제1 수평 방향으로 연장되는 복수의 게이트 라인들, 기판 위에서 제1 수평 방향에 수직한 제2 수평 방향으로 순차적으로 연장되는 제1 내지 제4 활성 패턴, 제1 활성 패턴 및 제2 활성 패턴 사이 영역의 위에서 제2 수평 방향으로 연장되고, 제1 전압이 인가되도록 구성된 제1 패턴, 제3 활성 패턴 및 제4 활성 패턴 사이 영역의 위에서 제2 수평 방향으로 연장되고, 제2 전압이 인가되도록 구성된 제2 패턴, 제1 패턴에 연결되고, 제1 활성 패턴 및 제2 활성 패턴에 의해서 형성되는 소자들의 바디에 전기적으로 연결되는 적어도 하나의 제1 비아, 및 수직 방향으로 기판을 관통하고, 기판의 아래에서 연장되는 제1 파워 라인 및 제2 패턴에 연결되는 적어도 하나의 제2 비아를 포함할 수 있다. An integrated circuit may include a bit cell array including a plurality of bit cells and a peripheral region including a peripheral circuit. The peripheral region may include a plurality of devices over a substrate, at least one pattern configured to provide a first voltage to at least one of the plurality of devices, at least one power line extending under the substrate, and at least one first via passing through the substrate in a vertical direction in the peripheral region and electrically connecting the at least one pattern to the at least one power line.