Semiconductor package and method of fabricating the same

본 발명은 반도체 패키지 및 이의 제조 방법을 제공한다. 이 반도체 패키지는, 상부면에 배치되는 제1 하부 도전 패드를 포함하는 하부 구조체; 상기 하부 구조체 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩은 하부면에 배치되는 제1 칩 도전 패드를 포함하고; 상기 제1 하부 도전 패드와 상기 제1 칩 도전 패드를 연결시키는 솔더볼; 상기 하부 구조체와 상기 제1 반도체 칩 사이의 공간을 채우는 감광성 절연막; 및 상기 제1 칩 도전 패드의 측면을 덮는 제1 유기 절연막을 포함한다. A semiconductor package and a method of fabricating the same. The semiconductor package includes a lower structure including a first lower conductive pad disposed on an upper surface thereof, a first semiconductor chip disposed on the lower structure, the first semiconductor chip including a first chip conductive pad disposed on a lower surface thereof, a solder ball connecting the first lower conductive pad and the first chip conductive pad, a photosensitive insulating layer filling a space between the lower structure and the first semiconductor chip, and a first organic insulating layer covering a side surface of the first chip conductive pad.