SEMICONDUCTOR DEVICES

반도체 소자는 기판 상에 수평적으로 서로 이격된 가변저항 패턴들, 상기 가변저항 패턴들 아래에 각각 배치되고, 상기 가변저항 패턴들에 연결된 하부 전극 콘택들, 상기 가변저항 패턴들로부터 수평적으로 이격된 주변 도전 라인들, 상기 주변 도전 라인들 아래에 배치되고 상기 주변 도전 라인들에 연결된 주변 도전 콘택들, 상기 하부 전극 콘택들 아래에 배치되고, 상기 하부 전극 콘택들에 연결된 셀 하부 도전 라인들, 및 상기 주변 도전 콘택들 아래에 배치되고, 상기 주변 도전 콘택들에 연결된 주변 하부 도전 라인들을 포함한다. 상기 셀 하부 도전 라인들 및 상기 주변 하부 도전 라인들은 상기 기판으로부터 동일한 높이에 위치하고, 상기 셀 하부 도전 라인들의 피치(pitch)는 상기 주변 하부 도전 라인들의 피치보다 크다. A semiconductor device includes cell lower conductive lines and peripheral lower conductive lines on a substrate, lower electrode contacts on the cell lower conductive lines, peripheral conductive contacts on the peripheral lower conductive lines, variable resistance patterns horizontally spaced apart from each other on the lower electrode contacts. The lower electrode contacts are respectively connected to the variable resistance patterns. Peripheral conductive lines are horizontally spaced apart from the variable resistance patterns on the peripheral conductive contacts. The peripheral conductive contacts are connected to the peripheral conductive lines. The cell and peripheral lower conductive lines are connected to the lower electrode contacts and the peripheral conductive contacts, respectively. The cell and peripheral lower conductive lines are at the same height. A pitch of the cell lower conductive lines directly adjacent to each other is greater than a pitch of the peripheral lower conductive lines directly adjacent to each other.