INTEGRATED PACKAGE AND METHOD FOR MAKING THE SAME

통합 패키지 및 그 제조 방법이 제공된다. 통합 패키지는 제1 기판 - 제1 기판은 복수의 제1 상호연결 구조체를 갖는 제1 상호연결 영역; 및 제1 상호연결 영역 외부에 배치된 제1 정렬 구조체를 포함함 -; 제2 기판 - 제2 기판은 제1 기판 위에 적층되고, 복수의 제2 상호연결 구조체를 갖는 제2 상호연결 영역; 및 제2 상호연결 영역 외부에 배치된 제2 정렬 구조체를 포함하고, 제2 정렬 구조체는 제1 기판 및 제2 기판들의 적층 방향으로 제1 정렬 구조체와 실질적으로 정렬됨 -; 및 제1 기판과 제2 기판 사이에 배치되고...

Ausführliche Beschreibung

Bibliographische Detailangaben

1. Verfasser:	KWAK BYUNGHYUN
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!