Non-volatile Memory Device

비휘발성 메모리 장치는 제1 방향으로 각각 연장된 비트 라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이와, 제1 방향으로 다단 구조를 갖는 페이지 버퍼 회로를 포함하고, 다단 구조의 일 단은 제1 방향으로 인접한 고전압 영역과 제1 및 제2 저전압 영역들을 포함한다. 고전압 영역은 제1 내지 제6 비트 라인들 중 하나에 연결된 제1 고전압 트랜지스터과 제7 내지 제12 비트 라인들 중 하나에 연결된 제2 고전압 트랜지스터를 포함하며, 제1 저전압 영역은 제1 고전압 트랜지스터에 연결된 제1 트랜지스터를 포함하고, 제2 저전압 영역은 제2 고전압 트랜지스터에 연결된 제2 트랜지스터를 포함하는 제2 저전압 영역을 포함한다. 제1 및 제2 저전압 영역들 각각은 6개의 비트 라인들의 피치에 대응하는 제1 너비를 갖고, 고전압 영역은 12개의 비트 라인들의 피치에 대응하는 제2 너비를 갖는다. Provided is a non-volatile memory device (100) including a page buffer circuit (121) having a multi-stage structure, wherein a stage of the multi-stage structure includes a high voltage region (HV1), a first low voltage region (LV1), and a second low voltage region (LV2). The high voltage region includes a first high voltage transistor connected to one of first to sixth bit lines and a second high voltage transistor connected to one of seventh to twelfth bit lines, the first low voltage region includes a first transistor connected to the first high voltage transistor, and the second low voltage region includes a second transistor connected to the second high voltage transistor. Each of the first low voltage region and the second low voltage regions has a first width (WD1) corresponding to a pitch of six bit lines, and the high voltage region has a second width (WD2) corresponding to a pitch of twelve bit lines.