Gate driving circuit

본 발명의 일 실시예에 따른 게이트구동회로의 복수의 스테이지들 각각은, 제1노드 및 제2노드의 전압레벨을 제어하는 제1노드제어부; 제3노드의 전압레벨을 제어하는 제2노드제어부; 및 상기 제2노드 및 상기 제3노드의 전압레벨에 따라 제1전압 또는 제2전압을 게이트신호로서 출력하는 제1출력부;를 포함하고, 상기 제1노드제어부는, 하나의 게이트를 포함하는 싱글 게이트 트랜지스터 및 반도체를 사이에 두고 서로 다른 층에 배치된 한 쌍의 게이트를 포함하는 듀얼 게이트 트랜지스터를 구비할 수 있다....

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	KWON SOON GI, MIN JUN YOUNG, HYUN CHAE HAN, BYUN MIN WOO, CHOI JUN WON, AN JUN YONG
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	ADVERTISING ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION CRYPTOGRAPHY DISPLAY EDUCATION PHYSICS SEALS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 발명의 일 실시예에 따른 게이트구동회로의 복수의 스테이지들 각각은, 제1노드 및 제2노드의 전압레벨을 제어하는 제1노드제어부; 제3노드의 전압레벨을 제어하는 제2노드제어부; 및 상기 제2노드 및 상기 제3노드의 전압레벨에 따라 제1전압 또는 제2전압을 게이트신호로서 출력하는 제1출력부;를 포함하고, 상기 제1노드제어부는, 하나의 게이트를 포함하는 싱글 게이트 트랜지스터 및 반도체를 사이에 두고 서로 다른 층에 배치된 한 쌍의 게이트를 포함하는 듀얼 게이트 트랜지스터를 구비할 수 있다.