게이트-올-어라운드 기술과 호환가능한 입력/출력 디바이스들

집적 회로(IC) 칩은 제1 게이트-올-어라운드(GAA) 디바이스(102) 및 제2 GAA 디바이스(202)를 포함할 수 있다. 제1 GAA 디바이스는 제1 세트의 실리콘 채널들(106) 주위의 제1 세트의 실리콘 이산화물 구조체들(108), 제1 세트의 실리콘 이산화물 구조체들 주위의 제1 세트의 하프늄 이산화물 구조체들(110), 및 제1 세트의 하프늄 이산화물 구조체들 주위의 제1 메탈 구조체(112)를 포함할 수 있다. 제2 GAA 디바이스는 제2 세트의 실리콘 채널들(204) 주위의 제2 세트의 실리콘 이산화물 구조체들(206), 및 제2 세트의 실리콘 이산화물 구조체들 주위의 제2 메탈 구조체(208)를 포함할 수 있다. 제1 세트의 실리콘 이산화물 구조체들 내의 각각의 실리콘 이산화물 구조체는 제1 두께를 가질 수 있다. 제2 세트의 실리콘 이산화물 구조체들 내의 각각의 실리콘 이산화물 구조체는 제1 두께보다 큰 제2 두께를 가질 수 있다. An integrated circuit (IC) chip may include a first gate-all-around (GAA) device and a second GAA device. The first GAA device may include a first set of silicon dioxide structures around a first set of silicon channels, a first set of hafnium dioxide structures around the first set of silicon dioxide structures, and a first metal structure around the first set of hafnium dioxide structures. The second GAA device may include a second set of silicon dioxide structures around a second set of silicon channels, and a second metal structure around the second set of silicon dioxide structures. Each silicon dioxide structure in the first set of silicon dioxide structures may have a first thickness. Each silicon dioxide structure in the second set of silicon dioxide structures may have a second thickness, which is greater than the first thickness.