SEMICONDUCTOR DEVICE
본 발명 개념의 일부 실시예들에 따른 반도체 장치는 제1 방향으로 연장되는 비트라인; 상기 비트라인 상의 채널막; 및 상기 채널막 상의 게이트 구조체를 포함한다. 상기 게이트 구조체는: 상기 채널막 상의 게이트 절연막; 상기 게이트 절연막 상의 제1 워드라인 및 제2 워드라인; 및 상기 제1 워드라인 및 제2 워드라인 상의 게이트 캐핑막을 포함한다. 상기 채널막은: 상기 비트라인과 접하는 하부 채널부; 및 상기 게이트 구조체를 사이에 두고 서로 이격되는 제1 상부 채널부 및 제2 상부 채널부를 포함하고, 상기 제1 상부 채널부 및...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 본 발명 개념의 일부 실시예들에 따른 반도체 장치는 제1 방향으로 연장되는 비트라인; 상기 비트라인 상의 채널막; 및 상기 채널막 상의 게이트 구조체를 포함한다. 상기 게이트 구조체는: 상기 채널막 상의 게이트 절연막; 상기 게이트 절연막 상의 제1 워드라인 및 제2 워드라인; 및 상기 제1 워드라인 및 제2 워드라인 상의 게이트 캐핑막을 포함한다. 상기 채널막은: 상기 비트라인과 접하는 하부 채널부; 및 상기 게이트 구조체를 사이에 두고 서로 이격되는 제1 상부 채널부 및 제2 상부 채널부를 포함하고, 상기 제1 상부 채널부 및 상기 제2 상부 채널부는 상기 하부 채널부에 대해 경사진다. |
|---|