RAM으로서의 캐시 메모리의 동적 할당

장치는 캐시 제어기 회로, 및 복수의 캐시 라인들을 갖는 캐시 메모리를 추가로 포함하는 캐시 메모리 회로를 포함한다. 캐시 제어기 회로는, 현재 사용 중인 캐시 메모리 회로의 일부분을 재할당하라는 요청을 수신하도록 구성될 수 있다. 이러한 요청은 캐시 라인들 중 하나 이상의 캐시 라인들에 대응하는 어드레스 영역을 식별할 수 있다. 캐시 제어기 회로는, 요청에 응답하여, 하나 이상의 캐시 라인들을 캐시 동작들로부터 배제함으로써 하나 이상의 캐시 라인들을 직접 어드레싱가능한 랜덤 액세스 메모리(RAM)로 컨버팅하도록 추가로 구성될 수 있다. An apparatus includes a cache controller circuit and a cache memory circuit that further includes cache memory having a plurality of cache lines. The cache controller circuit may be configured to receive a request to reallocate a portion of the cache memory circuit that is currently in use. This request may identify an address region corresponding to one or more of the cache lines. The cache controller circuit may be further configured, in response to the request, to convert the one or more cache lines to directly-addressable, random-access memory (RAM) by excluding the one or more cache lines from cache operations.