SEMICONDUCTOR PACKAGE

본 발명의 일 실시예는, 하부 배선층을 포함하는 하부 기판; 상기 하부 기판 상에 배치되고, 상기 하부 기판을 향하는 바닥면을 갖는 캐비티, 및 상부 배선층을 포함하는 상부 기판; 상기 캐비티의 상기 바닥면에 배치된 접착층; 상기 하부 배선층에 전기적으로 연결된 접속 패드들이 배치된 제1 면, 및 상기 제1 면의 반대에 위치되고 상기 접착층에 부착된 제2 면을 갖는 반도체 칩; 상기 하부 기판과 상기 상부 기판의 사이에 배치되고, 상기 하부 배선층 및 상기 상부 배선층을 전기적으로 연결하는 연결 구조체; 상기 반도체 칩 및 상기 연결 구조체 각각의 적어도 일부를 봉합하는 봉합재; 및 상기 하부 기판의 아래에 배치되고, 상기 하부 배선층에 전기적으로 연결된 연결 범프들을 포함하는 반도체 패키지를 제공한다. A semiconductor package includes: a lower substrate including a lower wiring layer; an upper substrate disposed on the lower substrate and including an upper wiring layer and a cavity; an adhesive layer disposed in the cavity; a semiconductor chip having a first surface and a second surface opposite to the first surface, wherein connection pads are disposed on the first surface of the semiconductor chip and are electrically connected to the lower wiring layer, and wherein the second surface of the semiconductor chip is attached to the adhesive layer; a connection structure disposed between the lower substrate and the upper substrate and electrically connecting the lower wiring layer and the upper wiring layer; an encapsulant at least partially surrounding at least a portion of each of the semiconductor chip and the connection structure; and connection bumps electrically connected to the lower wiring layer.